Invitación al Seminario «Modelado procesador Multibus-Multiciclo a nivel RTL en VHDL»

Se realizará el 26 y 27 de noviembre y el 3 y 4 de diciembre del 2012 de 08:00 a 12 horas, en la Sala de Informática del Centro de Innovación Tecnológica (CITEC). Estará como disertantes el Máster José Rodríguez Piñeiro, Investigador de la Universidad A Coruña. El evento está dirigido a todos los interesados … Sigue leyendo Invitación al Seminario «Modelado procesador Multibus-Multiciclo a nivel RTL en VHDL»